ESTUDO DE ARQUITETURAS PARA PROCESSAMENTO DE SINAL DIGITAL BASEADAS EM MULTIPLICAÇÕES DE MATRIZES DE CONSTANTES

Resumo

Com o surgimento de tecnologias FULLHD (1080p), 4K e 8K, cresceu a necessidade que dispositivos processem sinais digitais de forma rápida e eficiente. Tendo em vista o impacto que o tempo de resposta causa em circuitos de processamento de imagens, foi desenvolvido um método de otimização da Transformada Rápida de Fourier (FFT) baseado no trabalho Radix-4 Fast Fourier Transform Architectures Optimization using Multiple Constant Multiplication , publicado no SIM2019 por Ghissoni. O intuito principal deste trabalho é reduzir a área e a potência dissipada pelo Hardware através da utilização de um número reduzido de somadores e multiplicadores. Para obter tal resultado, foi implementado em MATLAB um programa que através do número de pontos de entradas N da FFT, determina a matriz de constantes e o tipo de Radix-R utilizada, sendo R a sua ordem. O cálculo da matriz de constantes determina, através do fluxo de dados da FFT, que as linhas representam os somadores de cada estágio e as colunas os estágios das mesmas. Sendo o número de estágios determinado por logR(N). Já o número de somadores é dado por: N/R, e o número de constantes da matriz sendo: (N/R)*logR(N). Após a definição da matriz de coeficientes uma ferramenta desenvolvida em MATLAB gera o Hardware em linguagem SystemVerilog e o processo passa por simulação na ferramenta Quartus II. Na arquitetura FFT Radix-R desenvolvida, os coeficientes e as operações subsequentes são armazenados na memória na ordem correta das operações do polinômio de cada saída da FFT correspondente, assim garantindo o fluxo adequado dos resultados. O processo faz a reutilização de coeficientes o que reduz a necessidade de hardware. Com a etapa de simulação concluída iniciou-se o processo de verificação no MATLAB, onde os resultados gerados no Quartus são comparados com os resultados gerados pela função nativa da FFT do MATLAB. Caso os resultados apresentem erro dentro das normas estabelecidas pela IEEE a arquitetura FFT é validada. Para FFTs de mais de 512 pontos e 10000 vetores de entrada foi observado que o erro gerado pela arquitetura ficou em aproximadamente 1%. O resultado é coerente com observado na literatura, visto que quando os resultados são comparados com a função nativa do MATLAB esta possui uma precisão de até 32 bits após a vírgula e a ferramenta implementada utiliza unidade de ponto fixo de até 24 bits. Devido a falta de recursos financeiros ainda não tivemos acesso a licença de ferramentas de síntese lógica e física, desta maneira o projeto ainda não pode analisar a área e a dissipação de potência das arquiteturas projetadas. No entanto, os resultados de simulação e validação obtidos permitem estender a ferramenta que gera os coeficientes para analisar diferentes Radix-R e estabelecer os seus limites através da análise de erro em um tempo relativamente pequeno.