Metodologia Sistemática para Projeto Analógico de Amplificadores Operacionais Compostos de Nanodispositivos

Resumo

Com a evolução dos circuitos integrados (ICs), há uma necessidade de reduzir as dimensões dos transistores para acomodar a crescente procura de dispositivos com uma velocidade mais elevada e menor consumo de energia. A tecnologia planar de silício é dominante no mercado, porém está chegando perto do seu limite físico. Portanto, há uma necessidade de explorar novos tecnologias de transistores e assim manter a evolução dos ICs. Duas tecnologias candidatas são os transistores de efeito de campo com fin (FinFETs) e os transistores de efeito de campo com nanotubos de carbono (CNTFETs). O projeto analógico de ICs com a tecnologia planar é geralmente manual, depende diretamente do modelo elétrico do dispositivo e da experiência do projetista. Os modelos elétricos para as novas tecnologias são mais complexos e não fornecem uma relação simples entre corrente e tensão, fazendo com que os métodos tradicionais utilizados para o projeto analógico com a tecnologia planar seja inadequada para essas novas tecnologias. Portanto, este trabalho propõe uma metodologia de projeto adequada para o dimensionamento de amplificadores operacionais com FinFETs e CNTFETs. A metodologia de projeto proposta por este trabalho é baseada na metodologia gm/ID, que é uma técnica de projeto que considera a relação entre a razão da transcondutância gm sobre a corrente DC de dreno ID e a corrente de dreno normalizada IN=ID/(W/L) como ferramenta fundamental de projeto. A estratégia utilizada neste trabalho para complementar a metodologia gm/ID e incluir a etapa de projeto do comprimento de canal dos dispositivos foi considerar também a tensão de Early (VA) das tecnologias, pois a tensão de Early é um parâmetro diretamente dependente do comprimento de canal do transistor. Sendo assim é possível dimensionar os transistores do circuito definindo parâmetros de gm/ID e VA que satisfaçam determinadas especificações. Como exemplo de projeto, a metodologia proposta foi aplicada em um amplificador diferencial com alimentação de 0,9V visando atingir algumas especificações: slew-rate mínimo (SR=10V/µs), máxima dissipação de potência (Pmax=1mW), ganho de tensão mínimo (AV0=20dB) e frequência de corte mínima (f(-3dB)=100kHz). O projeto foi realizado para as tecnologias planar, FinFET e CNTFET em 32nm. Como resultados, aplicando-se a metodologia proposta foi possível dimensionar os transistores que compõem o amplificador diferencial e satisfazer as especificações requeridas para as três tecnologias citadas. Para a tecnologia planar obteve-se: SR=10,55V/µs, Pdiss=90μW, AV0=20,42dB e f(-3dB)=1,38MHz. Para a tecnologia FinFET obteve-se: SR=10,25V/µs, Pdiss=90μW, AV0=23,43dB e f(-3dB)=0,84MHz. E para a tecnologia CNTFET obteve-se: SR=9,99V/µs, Pdiss=90μW, AV0=22,87dB e f(-3dB)=0,60MHz. A técnica demonstrou robustez e é válida para o projeto de blocos analógicos compostos por nanodispositivos. A mesma mostrou-se simples, visto que as equações complexas que modelam os dispositivos foram desconsideradas.